Yüksek Seviye Sentez

Yüksek seviyeli sentez, bir tasarımın yüksek soyutlama seviyeli bir tanımını, geleneksel ASIC ve FPGA uygulama iş akışlarına giriş için bir yazmaç aktarım seviyesi (RTL) tanımına dönüştürme işlemidir. Bu yüksek seviyeli tasarım tanımı C, C++, SystemC™ veya MATLAB® gibi yüksek seviyeli dillerde veya Simulink® gibi grafiksel ortamlarda ifade edilebilir. Yüksek seviyeli sentez araçları bunları tasarım girişi formları olarak kullanır ve ardından ASIC veya FPGA tasarımlarında kullanılmak üzere bunlardan sentezlenebilir Verilog® veya VHDL® sentezler üretir.

Yüksek bir soyutlama seviyesinde çalışmak, donanım tasarımcılarının proje gereksinimlerini karşılayan bir donanım mimarisi bağlamında fonksiyonelliği geliştirmeye odaklanmalarını sağlar. Yüksek seviyeli sentez ile donanım tasarımcıları, uygulama detayı olmadan yüksek bir seviyeye odaklanabilirler. Bu, değişikliklere kolay uyum, projeler arasında yeniden kullanım ve daha verimli fonksiyonel doğrulama sağlar.

Birçok ASIC ve FPGA tasarımı MATLAB ve Simulink’te algoritmalar olarak başladığından, bunlar üst düzey sentezden önce tasarım ve doğrulama yapmak için doğal ortamlardır.

Üst düzey sentez, paralellik gibi bazı donanım mimarisi ayrıntılarının, uygun olduğunda bazı zamanlama kavramlarının ve genellikle sabit nokta olan donanım veri türlerinin belirtilmesini içerir. Birçok üst düzey sentez kullanıcısı, mimariyi ve veri akışını görselleştirmek için Simulink gibi grafiksel ortamlara güvenir. HDL Coder™ gibi bazı üst düzey sentez teklifleri otomatik sabit nokta dönüşümü ve hatta yerel kayan nokta işlemlerinin RTL uygulamasını sunar.

HDL Coder iki tür yüksek seviyeli sentez iş akışını destekler:

• RTL kod üretimi: HDL Coder, MATLAB fonksiyonlarından veya Simulink alt sistemlerinden sentezlenebilir Verilog ve VHDL üretimini destekler. Üretilen RTL daha sonra FPGA veya ASIC sentez araçları kullanılarak sentezlenebilir.
• SystemC kod üretimi: HDL Coder, MATLAB fonksiyonlarından sentezlenebilir SystemC üretimini destekler. (Simulink alt sistemlerinden SystemC kodu üretimi desteklenmez.) Üretilen SystemC, ASIC tasarımında yaygın olarak kullanılan yüksek seviyeli bir sentez aracı olan Cadence® Stratus™ HLS için bir girdi görevi görebilir. Stratus HLS’nin Genus mantık sentezi çözümü ve Joules RTL güç çözümü ile entegrasyonu sayesinde tasarımcılar, uygulamaların Güç-Performans-Alanı hakkında erken görünürlük elde eder.

ASIC ve FPGA tasarım ekipleri, üst düzey sentez iş akışlarında çeşitli MathWorks ürünlerini kullanabilir:

• Donanım tasarımlarını uygulamak için Simulink ve MATLAB’den otomatik olarak sentezlenebilir Verilog veya VHDL kodu oluşturmak için HDL Coder
• Kayan nokta simülasyonlarını analiz etmek, simülasyon sırasında görülen hassasiyet ve aralıkları karşılamak için sabit nokta veri türleri önermek ve önerilen veya ayarlanan sabit nokta türlerini uygulama sürecini yönetmek için Fixed-Point Designer™
• Yüksek seviyeli sentezden elde edilen HDL uygulamalarının (RTL veya netlist olarak) algoritmaları tanımlayan MATLAB kodu veya Simulink modellerinin işlevsel olarak doğru uygulamaları olduğunu doğrulamak için HDL Verifier™
• Derin öğrenme, sinyal işleme, görme ve kablosuz iletişim için HDL araç kutuları, tasarım ekiplerine donanımda uygulama için birçok popüler uygulamaya özel yapı taşı sağlar

Üst düzey tasarım ve doğrulamaya test paketi otomasyonu, resmi doğrulama, kapsam ve gereksinim doğrulaması eklemek için Simulink doğrulama, onaylama ve test ürünleri

Ayrıca bakınız: HDL Coder, HDL Verifier, Fixed-Point Designer, Deep Learning HDL Toolbox, DSP HDL Toolbox, Vision HDL Toolbox, Wireless HDL Toolbox