HDL Verifier

HDL Verifier, FPGA’ler, ASIC’ler ve SoC’ler için Verilog ve VHDL tasarımlarını test etmenize ve doğrulamanıza olanak tanır. Bir HDL simülatörü ile birlikte simülasyon kullanarak MATLAB veya Simulink’te çalışan test tezgahlarına karşı RTL’yi doğrulayabilirsiniz. Bu aynı test tezgahları, donanımdaki HDL uygulamalarını doğrulamak için FPGA ve SoC geliştirme kartlarıyla kullanılabilir.

HDL Verifier, Xilinx ve Intel kartlarında FPGA uygulamalarının hatalarını ayıklamak ve test etmek için araçlar sağlar. Donanım üzerindeki tasarımları test etmek için bellek eşlemeli kayıtlara yazmak ve bu kayıtlardan okumak için MATLAB’ı kullanabilirsiniz. Tasarımlara problar ekleyebilir, görselleştirme ve analiz için dahili sinyalleri MATLAB’a yüklemek için tetikleyici koşulları ayarlayabilirsiniz.

HDL Verifier, Evrensel Doğrulama Metodolojisi (UVM) test tezgahları dahil olmak üzere RTL test tezgahlarında kullanım için doğrulama modelleri oluşturur. Bu modeller, SystemVerilog Doğrudan Programlama Arayüzü’nü (DPI) destekleyen simülatörlerde yerel olarak çalışır.

Uygulama Alanları


© FİGES A.Ş. Tüm hakları saklıdır. Tasarım ordek.co.