Etkinlik Akışı
Bu etkinlikte, RTL tasarımındaki zorluklar ele alınarak, algoritmadan donanıma geçiş sürecinin model tabanlı ve doğrulanabilir bir yaklaşımla nasıl yönetileceği keşfedilecek; FPGA projelerinde risk, geliştirme süresi ve doğrulama yükünü azaltan sistematik metodolojiler anlatılacaktır.
Etkinlik ajandası şu şekildedir:
| 1- Model Tabanlı Tasarım, V Model Yaklaşımı ve Kod Üretme Mantığı |
| 2- Algoritmadan Donanıma İş Akışı |
| 3- Modelin Hazırlanması ve Fixed-Point Kod Dönüşümü |
| 4- Üretilen Kodun Kalitesi ve Optimizasyon Seçenekleri |
| 5- Doğrulama Metodları |
| 6- Örnek Uygulama |
Konuşmacı Bilgisi
