- Giriş
- Ürünler
- Simulink Ürün Ailesi
- Doğrulama, Onaylama ve Test
- Simulink Design Verifier
Simulink Design Verifier
Simulink Design Verifier nedir?
Simulink Design Verifier, tasarımınızı biçimsel yöntemlerle çözümleyen bir araç kutusudur. Modeli tek tek koşturmak yerine olası girdi uzayını matematiksel olarak tarar. Böylece tam sayı taşması, sıfıra bölme, dizi sınırı aşımı ve kayan nokta hataları gibi çalışma zamanı sorunlarını simülasyon öncesinde bulursunuz. Ayrıca modellenmiş gereksinimleri tasarıma başlamadan önce tutarlılık ve eksiksizlik açısından denetlersiniz. Ayrıca yöntemlerin ayrıntısını MathWorks dokümantasyonunda bulursunuz.
Araç kutusu üç ayrı soruya yanıt verir. Birincisi, hangi model öğeleri hiçbir koşulda etkinleşemiyor; dead logic analizi bunu gösterir. İkincisi, tasarım biçimsel olarak tanımlanmış güvenlik gereksinimlerine uyuyor mu; uymuyorsa karşı örnek üreterek hatayı ayıklamanızı sağlar. Üçüncüsü, mevcut testler kapsamı tamamlıyor mu; eksik kalan koşul, karar ve MC/DC hedefleri için otomatik test durumu üretir. Analiz Simulink bloklarının yanı sıra Stateflow çizelgelerini ve blok içindeki harici C ile C++ kodunu da kapsar. Sertifikasyon tarafında ise ISO 26262 ve IEC 61508 için IEC Certification Kit, DO-178 ve DO-254 için DO Qualification Kit kullanırsınız.
Simulink Design Verifier Temel Yetenekleri

Gereksinimleri Doğrulayın
Modellenmiş gereksinimleri tasarıma başlamadan önce tutarlılık ve eksiksizlik açısından denetlersiniz. Böylece çelişen ya da eksik tanımları erken görürsünüz.
Böylece hatalı bir gereksinim kümesiyle tasarıma başlamazsınız.

Çalışma Zamanı Hatalarını Bulun
Tam sayı taşması, sıfıra bölme, dizi sınırı aşımı ve kayan nokta hatalarını simülasyon öncesinde bulursunuz. Ayrıca analiz olası girdi uzayını matematiksel olarak tarar.
Dolayısıyla nadir görülen girdi bileşimleri de gözden kaçmaz.

Dead Logic Bulun
Hiçbir koşulda etkinleşemeyen model öğelerini bulursunuz. Üstelik analiz hem simülasyonu hem üretilen kod yürütmesini dikkate alır.
Dead logic, çoğu zaman yanlış bir koşul ya da unutulmuş bir gereksinim işaretidir.

Güvenlik Gereksinimlerini Kanıtlayın
MATLAB, Simulink ve Stateflow ile biçimsel olarak tanımladığınız güvenlik gereksinimlerine uyumu kanıtlarsınız. Uyum sağlanmıyorsa araç bir karşı örnek çıkarır.
Böylece hatanın hangi girdiyle ortaya çıktığını doğrudan görürsünüz.

Test Durumu Üretin
Sistem gereksinim modellerinden otomatik test durumları üretirsiniz. Üretimi koşul, karar, MC/DC ve özel kapsam hedeflerini karşılayacak biçimde yönlendirirsiniz.
Ayrıca elle yazdığınız testleri tamamlayarak eksik kapsamı kapatırsınız.
Simulink Design Verifier Nasıl Çalışır?
Kullanım Alanları
Gereksinimler ve Lisans
Birlikte Kullanılan Ürünler
Sıkça Sorulan Sorular
Simulink Design Verifier için fiyat teklifi alın
- 1 iş günü içinde dönüş
- Deneme lisansı ve kavram kanıtı desteği
- Akademik ve kampüs lisanslarında özel fiyatlandırma