HDL Verifier nedir?
HDL Verifier, yazılmış RTL kodunu MATLAB ve Simulink modellerinize karşı doğrulamak için kullanılan bir araç kutusudur. Referans modeli test düzeneği olarak kullanır, böylece donanım tanımlama dilinde ayrı bir test ortamı yazmak zorunda kalmazsınız. Cadence Xcelium, Synopsys VCS, Siemens Questa ve AMD Vivado simülatörleriyle eş simülasyon yürütür. Ayrıntılı kullanım örnekleri MathWorks dokümantasyonunda yer alır.
Araç kutusu yalnızca simülasyonla sınırlı değildir. AMD, Altera ve Microchip FPGA kartlarına otomatik bağlanarak uygulamayı donanım üzerinde doğrular, ayrıca iç sinyalleri yakalayıp MATLAB’a taşır. Doğrulama emodları için SystemVerilog DPI bileşenleri ve eksiksiz UVM test ortamları üretir. Dolayısıyla sistem mühendisliği tarafındaki model, doğrulama tarafında yeniden kullanılabilir bir varlığa dönüşür.
HDL Verifier Temel Yetenekleri
Simülatörlerle Eş Simülasyon
MATLAB ve Simulink modellerinizi test düzeneği olarak kullanır, RTL’i Xcelium, VCS, Questa ve Vivado üzerinde koşturursunuz. Ayrıca mevcut HDL kodunu sistem simülasyonuna dahil edersiniz.
Böylece referans model ile uygulamayı aynı koşumda karşılaştırırsınız.
Karma Sinyal Doğrulama
Simscape, SerDes Toolbox ya da Mixed-Signal Blockset modellerinden SystemVerilog DPI-C kodu üretirsiniz. Böylece sayısal tasarımın analog devrelerle etkileşimini değerlendirirsiniz.
Üstelik davranışsal modeller doğrulama ortamına doğrudan girer.
SystemC TLM 2.0 Üretimi
ASIC Testbench ile TLM 2.0 arayüzlü SystemC sanal prototip modelleri üretirsiniz. Ayrıca araç, eşleme bilgisi taşıyan IP-XACT dosyalarını da çıkarır.
Dolayısıyla sanal platform simülasyonlarına donanım hazır olmadan başlarsınız.