kategori: Kod Üretimi

HDL Verifier, RTL tasarımlarını MATLAB ve Simulink test ortamınıza karşı sınar; ASIC ile FPGA’lar için test düzenekleri ve doğrulama IP’si üretir.

HDL Verifier, yazılmış RTL kodunu MATLAB ve Simulink modellerinize karşı doğrulamak için kullanılan bir araç kutusudur. Referans modeli test düzeneği olarak kullanır, böylece donanım tanımlama dilinde ayrı bir test ortamı yazmak zorunda kalmazsınız. Cadence Xcelium, Synopsys VCS, Siemens Questa ve AMD Vivado simülatörleriyle eş simülasyon yürütür. Ayrıntılı kullanım örnekleri MathWorks dokümantasyonunda yer alır.

Araç kutusu yalnızca simülasyonla sınırlı değildir. AMD, Altera ve Microchip FPGA kartlarına otomatik bağlanarak uygulamayı donanım üzerinde doğrular, ayrıca iç sinyalleri yakalayıp MATLAB’a taşır. Doğrulama emodları için SystemVerilog DPI bileşenleri ve eksiksiz UVM test ortamları üretir. Dolayısıyla sistem mühendisliği tarafındaki model, doğrulama tarafında yeniden kullanılabilir bir varlığa dönüşür.

HDL Verifier Temel Yetenekleri

Simülatörlerle Eş Simülasyon

MATLAB ve Simulink modellerinizi test düzeneği olarak kullanır, RTL’i Xcelium, VCS, Questa ve Vivado üzerinde koşturursunuz. Ayrıca mevcut HDL kodunu sistem simülasyonuna dahil edersiniz.

Böylece referans model ile uygulamayı aynı koşumda karşılaştırırsınız.

Karma Sinyal Doğrulama

Simscape, SerDes Toolbox ya da Mixed-Signal Blockset modellerinden SystemVerilog DPI-C kodu üretirsiniz. Böylece sayısal tasarımın analog devrelerle etkileşimini değerlendirirsiniz.

Üstelik davranışsal modeller doğrulama ortamına doğrudan girer.

SystemC TLM 2.0 Üretimi

ASIC Testbench ile TLM 2.0 arayüzlü SystemC sanal prototip modelleri üretirsiniz. Ayrıca araç, eşleme bilgisi taşıyan IP-XACT dosyalarını da çıkarır.

Dolayısıyla sanal platform simülasyonlarına donanım hazır olmadan başlarsınız.

HDL Verifier Nasıl Çalışır?

1. Referans modeli hazırlayın Öncelikle doğrulanacak davranışın MATLAB ya da Simulink modelini kurun.
2. Doğrulama yolunu seçin Ardından eş simülasyon, kart üstü doğrulama ya da test düzeneği üretimi arasında karar verin.
3. RTL’i koşturun Simülatörü ya da FPGA kartını bağlayıp tasarımı referans modele karşı sınayın.
4. Sonuçları inceleyin Son olarak yakalanan sinyalleri MATLAB’a alıp farkları görselleştirerek ayıklayın.

Kullanım Alanları

FPGA- ASIC, SoC Geliştirme

RTL tasarımını sistem modeline karşı doğrular, ayrıca kart üstü sınamayı otomatikleştirirsiniz.

Karışık Sinyalli Sistemler

Sayısal tasarımın analog devrelerle etkileşimini davranışsal modeller üzerinden değerlendirirsiniz.

Kablosuz Haberleşme

Alıcı verici zincirlerinin RTL uygulamasını referans model karşısında sınar, böylece hataları erken bulursunuz.

Sinyal İşleme

Filtre ve dönüşüm bloklarının donanım uygulamasını MATLAB test verisiyle doğrularsınız.

Sıkça Sorulan Sorular

Hangi HDL simülatörleri destekleniyor?

Cadence Xcelium, Synopsys VCS, Siemens Questa ve AMD Vivado simülatörleri desteklenir. Eş simülasyon sırasında MATLAB ya da Simulink modeliniz test düzeneği olarak çalışır. Böylece ayrı bir HDL test ortamı yazmanız gerekmez.

FPGA kartı üzerinde doğrulama yapabilir miyim?

Evet. AMD, Altera ve Microchip kartlarına otomatik bağlanır, uygulamayı donanım üzerinde sınarsınız. Ayrıca iç sinyalleri yakalayıp MATLAB’a aktarır, mantık analizörü yazılımıyla görselleştirirsiniz.

UVM test ortamı üretebilir miyim?

Evet. MATLAB ve Simulink tarafından eksiksiz UVM test ortamları çıkarabilirsiniz; ayrıca UVM Framework desteği vardır. Dolayısıyla doğrulama ekibi sistem modelini yeniden kullanabilir.

HDL Coder ile birlikte mi kullanılır?

Zorunlu değildir, ancak emodlar ikisini sık sık birlikte kullanır. HDL Coder modelden RTL üretir, HDL Verifier bu kodu referans modele karşı doğrular. Elle yazılmış eski HDL kodunu da sistem simülasyonuna dahil edebilirsiniz.

Sanal prototip modeli üretilebilir mi?

Evet. ASIC Testbench ile TLM 2.0 arayüzlü SystemC modelleri çıkarırsınız. Ayrıca eşleme bilgisi taşıyan IP-XACT dosyaları da elde edersiniz; böylece sanal platform simülasyonuna donanım hazır olmadan başlarsınız.

Analog etkileşimi nasıl değerlendiririm?

Simscape, SerDes Toolbox veya Mixed-Signal Blockset modellerinden SystemVerilog DPI-C kodu üretirsiniz. Böylece sayısal tasarımın analog devrelerle birlikte davranışını doğrulama ortamında görürsünüz.

HDL Coder, MATLAB fonksiyonlarından ve Simulink modellerinden FPGA ile ASIC tasarımları için sentezlenebilir Verilog, SystemVerilog ve VHDL kodu üretir.

HDL Coder, MATLAB ve Simulink tarafında geliştirdiğiniz algoritmayı sentezlenebilir donanım koduna çeviren bir araç kutusudur. Üç yüzü aşkın HDL uyumlu blok, Stateflow çizelgeleri ve Simscape modelleriyle alt sistemi kurar, ardından davranışını simüle edersiniz. Kod üretimi sabit noktalı, kayan noktalı ya da karma veri tipleriyle çalışır. Blok listesinin tamamı MathWorks dokümantasyonunda yer alır.

Üretilen RTL belirli bir üreticiye bağlı değildir; dolayısıyla prototip ile üretim kodunu farklı platformlar arasında yeniden kullanırsınız. Ayrıca yüksek seviyeli sentez seçenekleri kaynak paylaşımı, boru hattı ekleme ve gecikme dengeleme gibi dönüşümleri uygular. Böylece sentez aşamasına gelmeden önce hız ile alan arasındaki dengeyi ölçer, kaynak kullanım tahminini görürsünüz. ASIC tarafında ise güç, başarım ve alan farkındalığı olan RTL ya da Cadence Stratus HLS ile kullanılacak sentezlenebilir SystemC üretilir.

HDL Coder Temel Yetenekleri

Yüksek Seviyeli Donanım Tasarımı

Üç yüzü aşkın HDL uyumlu blok, MATLAB fonksiyonu ve Stateflow çizelgesiyle alt sistemi kurarsınız. Ardından donanım davranışını simüle eder, sentezlenebilir kodu üretirsiniz.

Böylece RTL’i elle yazmadan mimari kararları model üzerinde denersiniz.

Hız ve Alan Dengesini Deneyin

Kaynak paylaşımı, boru hattı ekleme ve gecikme dengeleme gibi dönüşümleri model üzerinde uygularsınız. Ayrıca kaynak kullanım tahminini sentezden önce görürsünüz.

Dolayısıyla tam paralel ile seri uygulama arasındaki seçimi ölçerek yaparsınız.

Üreticiden Bağımsız Hedefleme

AMD, Altera ve Microchip FPGA ile SoC’leri için RTL üretirsiniz. Donanım destek paketleri giriş çıkışları kart düzeyindeki bacaklara ve AXI yazmaçlarına eşler.

Üstelik aynı tasarımı farklı üreticilerin kartlarında yeniden kullanabilirsiniz.

ASIC İş Akışları

Güç, başarım ve alan farkındalığı olan RTL ya da Cadence Stratus HLS ile kullanılacak sentezlenebilir SystemC üretirsiniz. Böylece karma analog ve sayısal sistemleri birlikte doğrularsınız.

Ayrıca MATLAB ve Simulink algoritmalarını ASIC hedefine taşıyan adımlar tanımlıdır.

Akan Veri İçin Tasarım

Otomatik frame-to-sample dönüşümüyle akan veri algoritmalarını donanıma uygun hâle getirirsiniz. Görüntü ve video işleme zincirleri bu akışla kurulur.

Üstelik donanım mimarisi ayrıntılarını modelin içine gömerek benzetim ile uygulamayı hizalarsınız.

Gerçek Zamanlı Prototipleme

HDL Workflow Advisor üzerinden Speedgoat programlanabilir FPGA giriş çıkış modüllerini hedeflersiniz. Ayrıca prototipleme doğruluğu için kayan noktalı HDL üretimi desteklenir.

Böylece tasarımı gerçek zamanlı çevrim içinde sınarsınız.

HDL Coder Nasıl Çalışır?

1. Algoritmayı modelleyin Öncelikle algoritmayı HDL uyumlu bloklarla ya da MATLAB fonksiyonlarıyla kurun.
2. Veri tiplerini belirleyin Ardından Fixed-Point Designer ile sabit noktalı gösterimi ve ölçeklemeyi ayarlayın.
3. Optimizasyonleri deneyin Kaynak paylaşımı ve boru hattı seçenekleriyle hız-alan dengesini karşılaştırın.
4. RTL üretin ve doğrulayın Son olarak kodu üretip HDL Verifier ile eş simülasyon ve kart üstü doğrulama yapın.

Kullanım Alanları

FPGA- ASIC, SoC Geliştirme

Algoritmadan sentezlenebilir RTL’e uzanan akışı tek ortamda yürütür, üreticiden bağımsız kod üretirsiniz.

Sinyal İşleme

Filtre ve dönüşüm zincirlerini donanıma taşır, böylece akan veriyi gerçek zamanlı işlersiniz.

Kablosuz Haberleşme

Alıcı verici zincirlerini Wireless HDL Toolbox ile birlikte kurar, ardından FPGA üzerinde doğrularsınız.

Görüntü İşleme ve Bilgisayarlı Görü

Kareden örneğe dönüşümle video işleme zincirlerini donanım verimli biçimde uygularsınız.

Radar Sistemleri

Darbe tespiti gibi algoritmaların donanım mimarisini model üzerinde tasarlar, sonra RTL’e çevirirsiniz.

Sıkça Sorulan Sorular

HDL Coder hangi dillerde kod üretir?

Verilog, SystemVerilog ve VHDL desteklenir. Ayrıca ASIC akışları için sentezlenebilir SystemC üretilebilir. Üretilen RTL belirli bir üreticiye bağlı değildir, dolayısıyla farklı platformlarda yeniden kullanılır.

Hangi FPGA üreticileri destekleniyor?

AMD, Altera ve Microchip FPGA ile SoC aileleri desteklenir. Donanım destek paketleri yaygın geliştirme kartları için giriş çıkışları kart bacaklarına ve AXI yazmaçlarına eşler. Böylece kart üstü doğrulamaya hızlı geçersiniz.

Sabit noktaya çevirmek zorunda mıyım?

Hayır, kayan noktalı HDL üretimi de desteklenir ve prototipleme doğruluğu için kullanışlıdır. Ancak alan ile güç açısından verimli sonuç için sabit noktalı gösterim tercih edilir; bunun için Fixed-Point Designer gerekir.

Hız ve alan dengesini nasıl ayarlarım?

Kaynak paylaşımı, boru hattı ekleme ve gecikme dengeleme seçeneklerini model üzerinde uygularsınız. Ayrıca kaynak kullanım tahminini sentezden önce görür, tam paralel ile seri uygulama arasındaki farkı ölçersiniz.

Üretilen kodu nasıl doğrularım?

HDL Verifier ile önde gelen HDL simülatörlerinde eş simülasyon yapar, ayrıca FPGA kart üstü doğrulama yürütürsünüz. Böylece RTL davranışını MATLAB ve Simulink test ortamınıza karşı sınarsınız.

Gerçek zamanlı prototipleme mümkün mü?

Evet. HDL Workflow Advisor üzerinden Speedgoat programlanabilir FPGA giriş çıkış modülleri hedeflenir. Böylece tasarımı gerçek zamanlı çevrim içinde, gerçek sinyallerle sınarsınız.

Fixed-Point Designer, sabit ve kayan noktalı algoritmaları gömülü donanıma taşımadan önce modellemenizi, sayısal davranışını ölçmenizi ve veri tiplerini otomatik olarak optimizasyonnizi sağlar.

Fixed-Point Designer, algoritmaları gömülü donanımın sayısal kısıtlarına uyarlamak için kullanılan bir araç kutusudur. Kelime uzunluğu, ikilik nokta konumu ve keyfi eğim-kaydırma ölçeklemesiyle sabit noktalı davranışı simüle eder; yuvarlama ve taşma modlarını ayrı ayrı denetlersiniz. Böylece duyarlık ile kaynak kullanımı arasındaki dengeyi donanıma çıkmadan ölçersiniz. Veri tipi fonksiyonlarının tamamı MathWorks dokümantasyonunda yer alır.

Araç kutusu yalnızca modelleme yapmaz, dönüşümü de üstlenir. Guided workflow adımları çift duyarlıklı tasarımı sabit noktalıya ya da tek ve yarım duyarlıklı kayan noktaya çevirir; önerilen veri tiplerini simülasyon aralıklarına bakarak belirler. Ayrıca makine öğrenmesi ve derin öğrenme modellerinin öğrenilebilir parametrelerini nicemleyerek kısıtlı cihazlara hazırlar. Üretilen kod ile simülasyon arasındaki bit-true eşleşme korunduğu için, donanımda gördüğünüz davranış masaüstünde doğruladığınız davranışla aynıdır.

Fixed-Point Designer Temel Yetenekleri

Sabit Noktalı Modelleme

Uygulamaya özel kelime uzunluğu, ikilik nokta ve eğim-kaydırma ölçeklemesiyle algoritmayı simüle edersiniz. Ayrıca yuvarlama ve taşma davranışını ayrıntı düzeyinde belirlersiniz.

Böylece sayısal duyarlığın performansa etkisini donanım maliyeti doğmadan ölçersiniz.

Bit-True Kod Üretimi

Azaltılmış duyarlıklı tasarımlarda simülasyon ile üretilen kod arasındaki bit-true eşleşme korunur. Dolayısıyla masaüstünde doğruladığınız davranışı donanımda da görürsünüz.

Dolayısıyla doğrulama adımlarını tekrar etmeniz gerekmez.

Hataları Erken Yakalayın

Taşma, duyarlık kaybı ve boşa harcanan aralık kaynaklarını hızla bulur ve ayıklarsınız. Çünkü simülasyon sırasında sinyal aralıkları histogram olarak toplanır.

Sayısal davranış sorunları tasarımın erken aşamasında çözülür; geliştirme maliyeti düşer.

Otomatik Veri Tipi Seçimi

Fixed-Point Tool, yönlendirilmiş dönüşüm akışlarıyla uygun veri tiplerini önerir. Böylece nicemlemenin sayısal davranışa etkisini adım adım incelersiniz.

Ayrıca kayan noktalı bir tasarımı sabit noktalıya çevirirken karşılaştırma raporları da üretirsiniz.

Gömülü Kayan Nokta

Çift duyarlıklı tasarımları tek ve yarım duyarlığa otomatik çevirir, gömülü ortamda verimliliği artırırsınız. Üstelik subnormal sayılar için sıfıra düşürme davranışını da taklit edersiniz.

Böylece kayan nokta gerektiren algoritmaları küçük bellekli hedeflere sığdırırsınız.

Arama Tablosu Sıkıştırma

Karmaşık fonksiyonları ve alt sistemleri en uygun arama tablolarıyla yaklaşık olarak temsil edersiniz. Ayrıca mevcut tabloları veri noktası ve veri tipi açısından optimize ederek bellek kullanımını düşürürsünüz.

Böylece yakıt kontrolü gibi tablo ağırlıklı modeller gömülü belleğe rahatça sığar.

Fixed-Point Designer Nasıl Çalışır?

1. Aralıkları toplayın Öncelikle modeli çalıştırıp sinyal aralıklarını simülasyon ya da türetme yoluyla toplayın.
2. Veri tiplerini önertin Ardından Fixed-Point Tool ile uygun kelime uzunluğu ve ölçekleme önerilerini alın.
3. Sayısal davranışı karşılaştırın Dönüşüm sonrası sonuçları özgün tasarımla karşılaştırıp taşma ve duyarlık kaybını inceleyin.
4. Kodu üretin Son olarak bit-true eşleşen kodu üretip gömülü hedefe ya da FPGA’ya taşıyın.

Kullanım Alanları

Gömülü Sistemler

Algoritmayı hedef işlemcinin sayısal kısıtlarına uyarlar, böylece bellek ve çevrim bütçesine sığdırırsınız.

FPGA- ASIC, SoC Geliştirme

HDL için optimize edilmiş matris bloklarıyla QR ayrıştırma gibi işlemleri donanım verimli biçimde kurarsınız.

Sinyal İşleme

Filtre ve dönüşüm zincirlerinde sabit noktalı davranışı simüle eder, böylece duyarlık kaybını erken görürsünüz.

Gömülü Yapay Zekâ

Sinir ağı parametrelerini nicemleyerek modeli kısıtlı bellekli cihazlara hazırlarsınız.

Kontrol Sistemleri

Denetleyici katsayılarının sabit noktalı gösterimini sınar, ardından kararlılığı sayısal etkilerle birlikte değerlendirirsiniz.

Sıkça Sorulan Sorular

Fixed-Point Designer için Simulink gerekli mi?

Hayır, MATLAB tarafındaki sabit noktalı veri tipleri ve dönüşüm akışları Simulink olmadan da çalışır. Ancak model tabanlı dönüşüm ve blok düzeyinde ayar için Simulink gerekir.

Sabit noktaya geçmek neden gerekli?

Gömülü işlemcilerin çoğu kayan nokta birimi taşımaz ya da sınırlı taşır. Bu nedenle sabit noktalı gösterim bellek ve çevrim maliyetini düşürür. Buna karşın duyarlık kaybı riski doğar; araç kutusu bu dengeyi ölçmenizi sağlar.

Yapay zeka modellerini nicemleyebilir miyim?

Evet. Derin sinir ağlarının ve makine öğrenmesi modellerinin öğrenilebilir parametrelerini sabit noktaya çevirirsiniz. Ancak bunun için Deep Learning Toolbox ya da Statistics and Machine Learning Toolbox gerekir.

Üretilen kod simülasyonla aynı sonucu verir mi?

Evet, azaltılmış duyarlıklı tasarımlarda bit-true eşleşme korunur. Dolayısıyla donanımdaki sayısal davranış masaüstünde doğruladığınızla aynı olur ve doğrulamayı tekrarlamanız gerekmez.

Kayan nokta gereken durumlarda ne yaparım?

Çift duyarlıklı tasarımı tek ya da yarım duyarlığa otomatik çevirebilirsiniz. Ayrıca subnormal sayılar için sıfıra düşürme davranışını taklit ederek hedef donanımın gerçek davranışını simüle edersiniz.

FPGA tarafında nasıl kullanılır?

Fixed-Point HDL kitaplığı, doğrusal denklem sistemleri ve QR ayrıştırma gibi matris işlemleri için donanım verimli blok desenleri sunar. Ancak HDL kodu üretimi için HDL Coder gerekir.